Những hạn chế của kết nối dựa trên bus liên quan đến khả năng mở rộng, độ trễ, băng thông và mức tiêu thụ điện năng để hỗ trợ số lượng lớn tài nguyên trên chip có liên quan dẫn đến tắc nghẽn giao tiếp. Những thách thức này có thể được giải quyết một cách hiệu quả bằng việc triển khai hệ thống mạng trên chip (NoC). Cuốn sách này đưa ra phân tích chi tiết về các kiến ​​trúc truyền thông trên chip khác nhau và đề cập đến các lĩnh vực khác nhau của NoC như tiềm năng, kiến ​​trúc, thách thức kỹ thuật, tối ưu hóa, khám phá thiết kế và hướng nghiên cứu. Ngoài ra, nó còn thảo luận về các xu hướng hiện tại và tương lai có thể đóng góp hiệu quả và có ý nghĩa cho việc nghiên cứu và thiết kế các hệ thống NoC và truyền thông trên chip.

Abstract:

Limitations of bus-based interconnections related to scalability, latency, bandwidth, and power consumption for supporting the related huge number of on-chip resources result in a communication bottleneck. These challenges can be efficiently addressed with the implementation of a network-on-chip (NoC) system. This book gives a detailed analysis of various on-chip communication architectures and covers different areas of NoCs such as potentials, architecture, technical challenges, optimization, design explorations, and research directions. In addition, it discusses current and future trends that could make an impactful and meaningful contribution to the research and design of on-chip communications and NoC systems.

Ngôn ngữ:	En
Tác giả:	Isiaka A.Alimi, Oluyomi Aboderin, Nelson J.Muga
Thông tin nhan đề:	Network-on-Chip: Architecture, Optimization, and Design Explorations
Nhà xuất bản:	IntechOpen
Loại hình:	Tài nguyên giáo dục mở / Bộ sưu tập: Điện tử - Viễn thông
Bản quyền:	https://creativecommons.org/share-your-work/use-remix/cc-licenses/#by
Nguồn gốc:	https://directory.doabooks.org/handle/20.500.12854/90239
Mô tả vật lý:	112p.
Năm xuất bản:	2022